高度なパッケージングにより、ウェーハテストの水準が向上
企業が高度なパッケージング技術を探求するにつれて、彼らの検索は、大量生産に移行するための費用対効果の高い試験ソリューションを模索することにつながります。 FormFactorは、システム統合のあらゆる段階でデバイスのパフォーマンスと歩留まりを検証するのに役立つソリューションを提供する唯一のテストおよび測定会社です。
FormFactorは、お客様が全体的な製造コストを削減し、この新しいプロセスのすべての段階でより多くのインテリジェンスと知識を獲得できるようにします。ラボからファブまでのテスト戦略に関する重要な意思決定を支援します。
ムーアの法則の利点を減らすことで、3Dの異種設計の代替案への道が開かれます
過去には、半導体デバイスの生産におけるウェーハレベルのテストの役割は比較的簡単でした。もはや。複数のダイをモノリシックシステムに統合できる革新的なテクノロジーが登場し、トップエンドアプリケーションでの費用対効果の高い性能に対する飽くなき要求を満たしています。データセンター、人工知能、自動運転車、ハイパーリアリスティックなグラフィックスはすべて、かつてないほどの処理能力を必要とします。ムーアの法則だけでは、過去の価格/性能の進歩を保証できなくなりました。
これらの処理要求に対応する革新的なソリューションセットは、オンチップフィーチャサイズに依存しないスケーリングとパフォーマンス向上を可能にする高度なパッケージングテクノロジーの形で提供されます。すでに生産に入っているものもあれば、積極的に開発されているものもあります。 High Bandwith Memory（HBM）は、DRAMメモリの3D垂直スタッキングを使用して、Nividiaのグラフィック処理シリコンを前例のないレベルまで駆動します。現在AppleとTMSCで採用されているFan Out Wafer Level Packaging（FOWLP）は、ポータブルデバイスの省電力と省スペースの両方を実現します。近い将来、Intelのシステムインパッケージ（SiP）などのヘテロジニアスインテグレーション（HI）テクノロジーにより、異なるウエハーから発生する一連のダイを非常に高い相互接続密度で単一のシステム基板に統合できます。
費用対効果を高めるには、これらすべてのパッケージングパラダイムで高度に最適化された正確な製造プロセスが必要です。マルチダイシステムでは、単一のダイまたは統合層の単一の欠陥に相当なコストがかかります。その結果、ウェーハレベルのテストは生産プロセスの複数のフェーズに拡大し、FormFactorは高度なパッケージング技術の開発における主要な参加者となりました。弊社のテストおよび測定ソリューションは、品質を保証し、製造コストを範囲内で維持する上で重要な役割を果たします。
高帯域幅メモリのテストは前例のない複雑さを示します
高帯域幅メモリ（HBM）は、適切な事例を提供し、全体的な生産フローにおけるウェーハレベルのテストの役割が絶えず進化していることを示しています。図1は、完全に組み立てられたシステムがどのように表示されるかを示しています。 4つのDRAMコアのスタックは、GPUへの高帯域幅接続を含むシステム全体へのインターフェイスを提供するロジック層と統合されています。シリコン貫通ビア（TSV）の大規模な配列は、スタックを通る垂直経路を形成するマイクロバンプによってリンクされています。下にあるインターポーザーレイヤーは、スタックされたコンポーネントを結合システムに接続します。
図1
図2
図2は、生産およびテスト中にさまざまなHBMコンポーネントがどのように組み合わされるかを示しています。 TSVを備えたDRAMメモリダイは、従来のウェーハベースの方法で製造され、そのままテストされます。次に、スタックされた層間の結合ベースを形成するマイクロバンプが追加され、その後、ウェーハが個々のコアにダイシングされます。ロジック層は、マイクロバンプ付きの別のウェーハ上に製造され、そのままの状態でスタックの基礎を形成します。スタッキングが完了すると、ロジックダイの露出面で組み立てられたスタックのマイクロバンプをプローブすることにより、スタック後のウェーハをテストできます。最後に、ウェーハは完全に統合されたスタックにダイシングされ、高速検証テストが行われます。
明らかに、このプロセスではウェーハレベルのテストが重要かつ複雑な役割を果たします。早い段階で、欠陥のあるDRAMとロジックダイを選別して、複雑で高価なスタッキングステージを経ないようにします。スタック後のウェーハのさらなるテストにより、完成したスタックをスタンドアロンアセンブリにダイシングする前に、完成したスタックの完全な機能を保証します。
この多段階ウエハーテストの課題は、スタック内のさまざまな層の間のTSV相互接続を形成するマイクロバンプの非常に密な配置によって複雑になります（図3）。ほぼ4000個のマイクロバンプが、データパス、電源、およびグランドを形成する密集したアレイにクラスター化されます。大部分の直径はわずか25μm、ピッチは45μmであり、機械的および電気的に高精度のプローブソリューションが必要です。
図3
コストを抑えながら、機械的、熱的、電気的パラメーターを満たす
機械的な側面では、プローブは極端な温度とテスト速度、直径わずか25μmのマイクロバンプとの精密な接触に対処する必要があります。電気側では、テスト速度が3Gb / sを超えるため、インピーダンスの制御が重要になり、電圧反射とクロストークが最小限に抑えられます。このスケールで動作するには、プローブの直径が50μm未満（人間の髪の毛よりも小さい）のプローブに電流を流す必要があります。
FormFactorは、HBMだけでなく、IntelのFoverosやTSMCのIntegrated Fanoutなどの高度なパッケージソリューションに適用されるこれらの課題に精通しています。 ICメーカーおよびATEプロバイダーとの継続的なコラボレーションにより、高度なパッケージングの急速な進歩に対応するソリューションを推進しています。例えば、私たちは複合金属MEMSプローブを、時には混成MEMS設計と組み合わせて、プローブカードに展開して、微調整されたピッチ、高電流容量、および低減された電力インピーダンスを提供します。
同時に、急速に変化する製造/テスト環境で経済的に実行可能なソリューションを提供する必要性を完全に認識しています。 1つの良い例は、高度なパッケージングにおける既知の良好なダイ（KGD）の役割です。各サブコンポーネントをKGDの時点までテストすることは理にかなっていますが、個々のコンポーネントが統合フェーズに入ると、状況はより複雑になります。
HBMの場合：DRAMの各層がスタックに追加されるため、新しい層が追加されるたびにスタック全体を完全にテストするのは比較的高価なプロセスです。レイヤーの数が増えると、拒否のコストが高くなります。ある時点で、システムの完成時にテストのコストが付加価値を上回ります。
FormFactorでは、テストコストとテスト内容の最適なバランスを実現するスマートテストオプションを提供しています。 KGDテストフローを完全にカバーするために、Altius™プローブカードは45μmのグリッドアレイピッチマイクロバンプピッチテストと3Gb / s以上の速度検証をサポートしています。限られたテストで許容できるリスクを備えたより成熟したテストフローのために、ダイあたりのテストコストを劇的に削減するために、業界最高のスループットプローブカードであるSmartMatrix™製品も提供しています。 AIベースのMEMSプローブアセンブリによって製造されたSmartMatrix™は、300mmウェーハ全体を同時にテストできます。
マルチセンサー計測システムは追加の測定機能を提供します
FormFactorは、当社のテクノロジースペクトルへの革新的な追加を通じて、この課題の1つの側面に対処しました。多くの場合、ダイの3Dスタックにはシリコンビアが含まれます。シリコンビアはダイの厚さ全体を貫通し、スタック内の次のダイへの接続を提供します。各TSVの完全性は、統合を成功させるために重要ですが、それらの非常に小さな寸法は、場合によっては1μm未満のトレンチ幅で検証を困難にします。これに対応して、マルチセンサー計測システムであるFormFactorのFRT子会社のMicroProf®APにより、物理的接触を必要とせずに、こうした機能を正確に測定できます。
新しいマルチセンサー計測システムで測定されたTSVキャビティ
テクノロジーでペースを保つ
ムーアの法則のIC産業への影響は減少しているかもしれませんが、ますます強力なマイクロ回路への需要は衰えません。データセンターは、5Gが登場するにつれて、情報の流れの津波に備える必要があります。 AI経由のディープラーニングは、前例のないペースでCPUサイクルを消費します。バーチャルリアリティは、グラフィックスをより高いパフォーマンスのしきい値に押し上げることを約束します。自動運転車は、ほぼ完璧な信頼性と組み合わされた優れたリアルタイム性能を必要とします。
FormFactorでは、半導体業界が変化を加速するこの世界に歩調を合わせることを保証するために、私たちは準備ができています。
もっと詳しく知る